<?xml version="1.0"?>
<feed xmlns="http://www.w3.org/2005/Atom" xml:lang="en">
	<id>https://blackwiki.org/api.php?action=feedcontributions&amp;feedformat=atom&amp;user=175.136.102.98&amp;*</id>
	<title>blackwiki - User contributions [en]</title>
	<link rel="self" type="application/atom+xml" href="https://blackwiki.org/api.php?action=feedcontributions&amp;feedformat=atom&amp;user=175.136.102.98&amp;*"/>
	<link rel="alternate" type="text/html" href="https://blackwiki.org/index.php?title=Special:Contributions/175.136.102.98"/>
	<updated>2026-06-24T07:42:34Z</updated>
	<subtitle>User contributions</subtitle>
	<generator>MediaWiki 1.34.2</generator>
	<entry>
		<id>https://blackwiki.org/index.php?title=Template:Intel_processor_roadmap&amp;diff=6421963</id>
		<title>Template:Intel processor roadmap</title>
		<link rel="alternate" type="text/html" href="https://blackwiki.org/index.php?title=Template:Intel_processor_roadmap&amp;diff=6421963"/>
		<updated>2020-12-28T10:52:19Z</updated>

		<summary type="html">&lt;p&gt;175.136.102.98: &lt;/p&gt;
&lt;hr /&gt;
&lt;div&gt;{{Navbox&lt;br /&gt;
|state={{{state|autocollapse}}}&lt;br /&gt;
|name=Intel processor roadmap&lt;br /&gt;
|title=Intel CPU core roadmaps from [[P6 (microarchitecture)|P6]] to [[Alder Lake (microarchitecture)|Alder Lake]]&lt;br /&gt;
|list1=&amp;lt;noinclude&amp;gt;{{Cleanup section|reason=When from ''Bonnell'' to ''Silvermont'' is [[Tick–tock_model#Atom_roadmap|just a Tick]] (die shrink) than ''Silvermont'' is part of ''Bonnell'' and not a own microarchitecture?! |date=October 2019}}&amp;lt;/noinclude&amp;gt;&lt;br /&gt;
&amp;lt;table class=&amp;quot;wikitable&amp;quot; style=&amp;quot;border:none; text-align:center;&amp;quot;&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;th colspan=&amp;quot;2&amp;quot; style=&amp;quot;background-color:#E6E6FF&amp;quot;&amp;gt;[[Intel_Atom|Atom (ULV)]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;34&amp;quot; style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;2&amp;quot;&amp;gt;Feature size&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;34&amp;quot; style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th colspan=&amp;quot;2&amp;quot; style=&amp;quot;background-color:#E6E6FF&amp;quot;&amp;gt;[[X86|x86]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; rowspan=&amp;quot;7&amp;quot; style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;th style=&amp;quot;background-color:#E6E6FF&amp;quot;&amp;gt;[[Microarchitecture|Microarchi.]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;th style=&amp;quot;background-color:#E6E6FF&amp;quot;&amp;gt;Step&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;th style=&amp;quot;background-color:#E6E6FF&amp;quot;&amp;gt;[[Microarchitecture|Microarchi.]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;th style=&amp;quot;background-color:#E6E6FF&amp;quot;&amp;gt;Step&amp;lt;/th&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;2&amp;quot; rowspan=&amp;quot;13&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th&amp;gt;[[600_nanometer|600 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;12&amp;quot;&amp;gt;&amp;lt;b&amp;gt;[[P6_(microarchitecture)|P6]]&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Pentium_Pro|Pentium Pro]]&amp;lt;br&amp;gt;(133 MHz)&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;th&amp;gt;[[500_nanometer|500 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Pentium_Pro|Pentium Pro]]&amp;lt;br&amp;gt;(150 MHz)&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;2&amp;quot;&amp;gt;[[350_nanometer|350 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Pentium_Pro|Pentium Pro]]&amp;lt;br&amp;gt;(166–200 MHz)&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Klamath_(microprocessor)|Klamath]]&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;2&amp;quot;&amp;gt;[[250_nanometer|250 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Deschutes_(microprocessor)|Deschutes]]&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Katmai_(microprocessor)|Katmai]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;7&amp;quot; style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th style=&amp;quot;background-color:#E6E6FF&amp;quot;&amp;gt;[[NetBurst|NetBurst]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;4&amp;quot; rowspan=&amp;quot;3&amp;quot; style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;th&amp;gt;[[180_nanometer|180 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Coppermine_(microprocessor)|Coppermine]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Pentium_4#Willamette|Willamette]]&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;2&amp;quot;&amp;gt;[[130_nanometer|130 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Tualatin_(microprocessor)|Tualatin]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;[[Pentium_4#Northwood|Northwood]]&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Banias_(microprocessor)|Banias]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th style=&amp;quot;background-color:#E6E6FF&amp;quot;&amp;gt;[[Hyper-threading|NetBurst(HT)]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th style=&amp;quot;background-color:#E6E6FF&amp;quot;&amp;gt;NetBurst([[Multi-core_processor|×2]])&amp;lt;/th&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;2&amp;quot;&amp;gt;[[90_nanometer|90 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;[[Dothan_(microprocessor)|Dothan]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Pentium_4#Prescott|Prescott]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;⇨&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Pentium_4#Prescott_2M_(Extreme_Edition)|Prescott‑2M]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;⇨&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Smithfield_(microprocessor)|Smithfield]]&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;&amp;lt;s&amp;gt;[[Tejas_and_Jayhawk|Tejas]]&amp;lt;/s&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;→&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;⇩&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;→&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;&amp;lt;s&amp;gt;[[Tejas_and_Jayhawk#Design_and_microarchitecture|Cedarmill (Tejas)]]&amp;lt;/s&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;2&amp;quot;&amp;gt;[[65_nanometer|65 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Yonah_(microprocessor)|Yonah]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;&amp;lt;s&amp;gt;[[NetBurst_(microarchitecture)#Successor|Nehalem (NetBurst)]]&amp;lt;/s&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Pentium_4#Cedar_Mill|Cedar Mill]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;⇨&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Presler_(microprocessor)|Presler]]&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;&amp;lt;b&amp;gt;Core&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Core_(microarchitecture)|Merom]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;text-align:left; background-color:white; border:none;&amp;quot;&amp;gt;4 cores on mainstream desktop, [[DDR3|DDR3]] introduced&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;4&amp;quot;&amp;gt;&amp;lt;b&amp;gt;Bonnell&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;[[Bonnell_(microarchitecture)|Bonnell]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;2&amp;quot;&amp;gt;[[45_nanometer|45 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Penryn_(microarchitecture)|Penryn]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;&amp;lt;b&amp;gt;Nehalem&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Nehalem_(microarchitecture)|Nehalem]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;text-align:left; background-color:white; border:none;&amp;quot;&amp;gt;[[Hyper-threading|HT]] reintroduced, integrated [[Memory_controller|MC]], PCH&amp;lt;br&amp;gt;L3-cache introduced, 256KiB L2-cache/core&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;[[Saltwell_(microarchitecture)|Saltwell]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;2&amp;quot;&amp;gt;[[32_nanometer|32 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Westmere_(microarchitecture)|Westmere]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;text-align:left; background-color:white; border:none;&amp;quot;&amp;gt;introduced GPU on same package and [[AES-NI|AES-NI]]&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;&amp;lt;b&amp;gt;Sandy Bridge&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Sandy_Bridge|Sandy Bridge]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;text-align:left; background-color:white; border:none;&amp;quot;&amp;gt;on-die ring bus, no more non-[[UEFI|UEFI]] motherboards&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;4&amp;quot;&amp;gt;&amp;lt;b&amp;gt;Silvermont&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;[[Silvermont|Silvermont]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;2&amp;quot;&amp;gt;[[22_nanometer|22 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Ivy_Bridge_(microarchitecture)|Ivy Bridge]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;&amp;lt;b&amp;gt;Haswell&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Haswell_(microarchitecture)|Haswell]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;text-align:left; background-color:white; border:none;&amp;quot;&amp;gt;FIVR&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;[[Airmont_(microarchitecture)|Airmont]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;9&amp;quot;&amp;gt;[[14_nanometer|14 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Broadwell_(microarchitecture)|Broadwell]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;7&amp;quot;&amp;gt;&amp;lt;b&amp;gt;Skylake&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Skylake_(microarchitecture)|Skylake]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;text-align:left; background-color:white; border:none;&amp;quot;&amp;gt;&lt;br /&gt;
            [[DDR4|DDR4]] introduced on mainstream desktop&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;7&amp;quot;&amp;gt;&amp;lt;b&amp;gt;Goldmont&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;3&amp;quot;&amp;gt;[[Goldmont|Goldmont]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Kaby_Lake|Kaby Lake]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; border:none;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Coffee_Lake|Coffee Lake]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;text-align:left; background-color:white; border:none;&amp;quot;&amp;gt;6 cores on mainstream desktop&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Kaby_Lake#Amber_Lake|Amber Lake]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; text-align:left; border:none;&amp;quot;&amp;gt;mobile-only&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;4&amp;quot;&amp;gt;[[Goldmont_Plus|Goldmont Plus]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Whiskey_Lake_(microarchitecture)|Whiskey Lake]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; text-align:left; border:none;&amp;quot;&amp;gt;mobile-only&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Coffee_Lake|Coffee Lake Refresh]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;text-align:left; background-color:white; border:none;&amp;quot;&amp;gt;8 cores on mainstream desktop&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Comet Lake]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; text-align:left; border:none;&amp;quot;&amp;gt;10 cores on mainstream desktop&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;&amp;lt;b&amp;gt;Cypress Cove&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;''[[Rocket Lake]]''&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; border:none; text-align:left;&amp;quot;&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;4&amp;quot;&amp;gt;&amp;lt;b&amp;gt;Tremont&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;&amp;lt;i&amp;gt;[[Tremont_(microarchitecture)|Tremont]]&amp;lt;/i&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;th rowspan=&amp;quot;4&amp;quot;&amp;gt;[[10 nm]]&amp;lt;/th&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;'''Palm Cove'''&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Cannon_Lake_(microarchitecture)|Cannon Lake]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;text-align:left; background-color:white; border:none;&amp;quot;&amp;gt;mobile-only&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;&amp;lt;strong&amp;gt;Sunny Cove&amp;lt;/strong&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;[[Ice_Lake_(microarchitecture)|Ice Lake]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; text-align: left; border:none;&amp;quot;&amp;gt;512KiB L2-cache/core&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td rowspan=&amp;quot;2&amp;quot;&amp;gt;[[Gracemont (microarchitecture)|Gracemont]]&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;&amp;lt;b&amp;gt;Willow Cove&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;''[[Tiger_Lake_(microarchitecture)|Tiger Lake]]''&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; border:none; text-align:left;&amp;quot;&amp;gt;[[Intel Xe|X&amp;lt;sup&amp;gt;e&amp;lt;/sup&amp;gt;]] graphics engine&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
    &amp;lt;tr&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;&amp;lt;b&amp;gt;Golden Cove&amp;lt;/b&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td&amp;gt;&amp;lt;i&amp;gt;[[Alder_Lake_(microarchitecture)|Alder Lake]]&amp;lt;/i&amp;gt;&amp;lt;/td&amp;gt;&lt;br /&gt;
        &amp;lt;td colspan=&amp;quot;6&amp;quot; style=&amp;quot;background-color:white; border:none; text-align:left;&amp;quot;&amp;gt;Hybrid, DDR5, PCIe 5.0&amp;lt;/td&amp;gt;&lt;br /&gt;
    &amp;lt;/tr&amp;gt;&lt;br /&gt;
&amp;lt;/table&amp;gt;&lt;br /&gt;
&amp;lt;ul style=&amp;quot;text-align:left;&amp;quot;&amp;gt;&lt;br /&gt;
    &amp;lt;li&amp;gt;&amp;lt;s&amp;gt;Strike-through&amp;lt;/s&amp;gt; indicates cancelled processors&lt;br /&gt;
    &amp;lt;li&amp;gt;'''Bold names''' are the microarchitecture names&lt;br /&gt;
    &amp;lt;li&amp;gt;''Italic names'' are future processors&lt;br /&gt;
&amp;lt;/ul&amp;gt;&lt;br /&gt;
}}&lt;br /&gt;
&amp;lt;noinclude&amp;gt;{{Documentation}}&amp;lt;/noinclude&amp;gt;&lt;/div&gt;</summary>
		<author><name>175.136.102.98</name></author>
		
	</entry>
</feed>